Inhalt

Abstract:

Target Audience
The module "Basics of FPGAs" is suitable for a one semester course for bachelor degree students in computer science, electrical engineering and similar technical study courses at Universities and Universities of Applied Sciences. The successful participation of the course is valued at 5 ECTS.

== Please NOTE: For students of the FAU Erlangen-Nuremberg the course can only be valued for Bachelor degree courses ==

Learning Objectives
Participants will learn about the structure and functioning of FPGAs and how to program them in a top down fashion.
They will also be able to recognize the application area of FPGAs, the pros and cons of specific FPGAs. Additionally, they learn conceptual modeling and implementation of digital circuits using FSM and VHDL.
The focus is not laid only on the programming of the interior of the FPGAs but also on using peripheral devices on an FPGA board. After the course the students have gained competences in modern design flows using industry standard design tools.

Remote Lab
For the practical exercises the students will get access to real FPGA boards via the Internet. They can control the boards using a Web browser and can watch the results shown by LEDs and a 7-segment display on the boards utilizing webcams. There are several basic boards available in the lab at the Chair of Computer Architecture at University Erlangen-Nuremberg. Students will be able to choose a free board via the WWW. For passing the exam, its necessary to solve 3 exercises in the Remote Lab and show the results to the supervisor.

== Please wait for an email with login instructions, after the course starts. You will get this Email in the first week, after the course begins. ==

Gliederung:

1 Historical Development of Programmable Devices
        1.1 Programming Technologies
        1.2 Structure of Other Logic-Modules
        1.3 FPGAs
2 Architecture of FPGAs
        2.1 Basic Structure
        2.2. Architecture Overview of Spartan3E
        2.3. Base Logic Cells
        2.4. Interconnection Structure
        2.5. IOBs (Input/Output Blocks)
        2.6. Additional Components
3 FPGA Board, Tools and Online Laboratory
        3.1 Introduction of the FPGA-Board
        3.2 ISE Webpack and ISim/Modelsim Simulator
        3.3 Remote Usage of the Hardware
        3.4 Introduction to UCF
4 VHDL Introduction 1
        4.1 Important Information about VHDL
        4.1 Modeling a VHDL Module
        4.3 Signals vs. Variables
5 VHDL Introduction 2
        5.1 Architecture Descriptions
        5.2 Basic Modeling Constructs
6 VHDL Introduction 3
        6.1. Simulation
        6.2. Functional Simulation
        6.3. Advanced Verification Techniques
7 Designflow
        7.1 XST Flow
        7.2 Timing Simulation
8 Architectural Design for FPGAs 1 - Basics
        8.1 Basic Circuits
        8.2 Arithmetic Circuits
9 Architectural Design for FPGAs 2 - State Machines
        9.1 Types of State Machines
        9.2 Display Formats
        9.3 Realization of FSMs on FPGAs
10 Architectural Design for FPGAs 3 - Hard Macros
        10.1 Integrated FPGA Components
        10.2 VHDL Macro Constructs
11 Architectural Design for FPGAs 4 - External Board Components
        11.1 User Constraint File
        11.2 External Input and Output Components
        11.3 Controlling the 7-Segment-Display
12 Architectural Design for FPGAs 5 - Advanced Techniques
        12.1 Optimization Goals
        12.2 VHDL for Speed/Area Optimization

Detaillierter Inhalt:

siehe Gliederung / outline

Lern-/Qualifikationsziele:

-

Lehrveranstaltungstyp:

Virtuelle Vorlesung

Interaktionsformen mit Betreuer/in:

E-Mail, Chat, Videokonferenz

Interaktionsformen mit Mitlernenden:

E-Mail, Chat, Videokonferenz

Kursdemo:

zur Kursdemo

Nutzung

Kurs ist konzipiert für:

Informatik, E-Technik, Physik, allgemein technische Studiengänge

Formale Voraussetzungen:

keine

Erforderliche Vorkenntnisse:

Keine speziellen Vorkenntnisse erforderlich.

Hinweise zur Nutzung:

Nicht für die kommerzielle Nutzung.

Kursumsetzung (verwendete Medien):

-

Erforderliche Technik:

-

Nutzungsentgelte:

für andere Personen als (reguläre) Studenten der vhb Trägerhochschulen nach Maßgabe der Benutzungs- und Entgeltordnung der vhb

Rechte hinsichtlich des Kursmaterials:

-

Verantwortlich

Anbieterhochschule:

Uni Erlangen-Nürnberg (FAU)

Anbieter:

Prof. Dr.-Ing. Dietmar Fey

Dipl.-Inf. Marc Reichenbach

Autoren:

Marc Reichenbach

Betreuer:

Dipl.-Inf. Marc Reichenbach

Prüfung

Prüfungsangebot zur Lehrveranstaltung

Art der Prüfung:

mündlicher Leistungsnachweis (Einzel)

Bemerkung:

–

Prüfer:

Prof. Dr.-Ing. Dietmar Fey

Prüfungsanmeldung erforderlich:

ja

Anmeldeverfahren:

Die Prüfungstermine für die mündliche Prüfung werden induviduell mit dem Kursbetreuer vereinbart.

Prüfungsanmeldefrist:

–

Prüfungsabmeldefrist:

–

Kapazität:

–

Prüfungsdatum:

Nach Absprache mit dem Prüfer

Prüfungsdauer:

30 Minuten

Prüfungsort:

Universitaet Erlangen
Informatik 3
Martensstrasse 3
91058 Erlangen

Zuständiges Prüfungsamt:

Prüfungsamt der Fakultät bzw. der Heimathochschule der Studierenden

Zugelassene Hilfsmittel:

keine

Formale Voraussetzungen für die Prüfungsteilnahme:

–

Inhaltliche Voraussetzungen für die Prüfungsteilnahme:

Während der Lehrveranstaltungen wird eine kontinuierliche Übung angeboten. Drei dieser Übungen sind erfolgreich zu bearbeiten um an der Prüfungen teilnehmen zu können. Zudem sind die Inhalte der Übungen prüfungsrelevant.

Zertifikat:

Ja (Bei bestehen der mündlichen Prüfung erhalten die Teilnehmer ein Zertifikat, welches die Note der Prüfung beinhaltet.  

Bei erfolgreicher Lösung der Abschlussaufgabe wird ein unbewertetes Zertifikat ausgestellt.)

Anerkennung:

–